在Xilinx的FPGA中使用LA功能

tommywgt

在安裝完ISE之後, 再裝上chip scope pro就可以在Xilinx下的FPGA中使用LA功能
$ N8 y# N2 M  \) S7 o

& Q% c0 W: I9 J) I; J/ o9 U跟altera一樣, xilinx的la功能是透過jtag cable來執行的
目前chipscope支援4種的JTAG cable, 分別是
4 \# L/ \4 V5 ~" KPlatform Cable USB
Parallel Cable IV
! o/ h5 X0 ]* M; iParallel Cable III
MultiPRO Cable
1 l8 B, O8 R( Z2 m$ P% x9 z) J第一種是USB其他3種都是printer port的介面

6 E7 J2 e5 i1 W" u首先要在ise下(要有project)去選擇一個create new source之後就可以使用chipscope pro core genertaor下產生一個IBERT Core, 設定完想關的選項後在ise compile再將結果download到fpga
# W8 ~: l* H/ T6 y# k: o, ]之後就可以使用chipscope pro analyzer去看波形了.
3 p5 c3 |1 }5 _, d6 I% e* |9 R
多試幾次就會成功了.

greatsky

感謝版大的分享..
( _) {- d' Z6 [6 p7 u- f) N6 L想不到版大也另外將Xilinx 內建FPGA LA的使用方式也以教學方式發文
本來我還想多知道Xilinx ISE怎麼設定  因為自己在家電腦是使用Xilinx ISE
(比較習慣啦)可是沒Xilnx FPGA不能Donwload所以打消念頭

3 \; \, h9 B6 j" F  u$ x/ Q9 \, D另外我的問題是..目前用的是Stratix II
$ d- O' f3 ~9 o  L. B但若用Jtag好像跟我之前用過Spartan 2板子上腳位不大一樣
在 Spartan II 板子上腳位類似是 ......  只要從腳位1照順序接好就好
- c: k! k' x& }3 o/ p在 Stratix II 板子上腳位類似是 ::::    只有在第一排第一腳標1
那這樣Jtag該怎麼接??  StratixII板子是Gidel PROC2S 產品

我找到唯一的Jtag是跟我用在Xilinx是一樣的，莫非Stratix II的不一樣??
/ L  r- l, O5 Q5 f9 h, h) `
[ 本帖最後由 greatsky 於 2007-2-6 05:21 PM 編輯 ]

tommywgt

xilinx的jtag cable跟altera的jtag calbe雖然名稱都一樣, 但是是不相容, 使用Stratic II只能使用Altera的JTAG cable

7 W% t: A$ ^+ `0 m6 u所以呢...準備二條JTAG cable就對了, 別費心想要共用一條比較簡單吧
' d. e4 x* N# X% n
另外, 想使用LA功能時, 我建議你儘可能使用USB JTAG cable, 因為這個東東的速度比printer port JTAG cable快多了...

greatsky

果不其然，真的不相容
看來得先找到符合stratx II的jtag~
. v" ]7 h7 m" K, N/ ~/ F& Y; w8 z我再找找有沒有USB的JTAG線，感謝指教喔!

tommywgt

printer port JTAG download cable很容易自己做的, 當然你也可以代理商要或買, usb cable並不容易要.

想要自己做的話上altera 網站找byte blaster mv的資料再去電子材料行買幾個零件 (沒多少錢的) 回家自己照著做就行了. Xilinx的也一樣

tommywgt

找不到資料的話跟我講一下我找給你

greatsky

可以自己做一個呀~
似乎很有趣，那可能要麻煩大大提供一下資料
DIY的成就感是最大的啦

我自己試著找一下是有找到
MasterBlaster™ Cable (USB Port)、MasterBlaster Cable (Serial Port)
1 `8 a8 i7 ~' {7 R" \$ ], t3 j: n的MasterBlaster User Guide (PDF)
/ T( g: g8 P. {7 V. ?! W不知道是不是?

, i2 O6 p/ c5 i[ 本帖最後由 greatsky 於 2007-2-12 02:37 PM 編輯 ]

tommywgt

@@"

: c# D  H$ b( y+ y% m% p2 ]找不到altera的線路圖....sorry
# w& a; E7 _" i5 ]
/ k) {0 v3 O: g. N! f這有二份altera的文件給件參考一下

第一份文件, 我朋友拿這個自己做一個燒錄器...orz

  ?& S: J" A% T# F" n4 E3 caltera我用過的是ByteBlasterMV (printer port)跟USB Blaster(USB2.0)自己做的話要以ByteBlasterMV為主, usb的要有原廠的詳細資料不然會做不出來...
* a* \% B9 g9 N
第三跟第四份文件是Xilinx download cable的線路圖, 我同事整理的...感謝他... (你去買點材料就可以做了)

tommywgt

@@"
# R+ u* R9 T' s  y/ P& G; g
  B9 Z+ A& |% _0 y. O1 t7 v找不到altera的線圖....sorry

9 ?: F$ `6 p* l9 {6 R+ D) M  _這有二份altera的文件給件參考一下

8 {* u/ P$ X  y第一份文件, 我朋友拿這個自己做一個燒錄器...orz
; E  D0 ~# }4 j# k; o
* n' ^. Q6 @+ g4 I% e5 qaltera我用過的是ByteBlasterMV (printer port)跟USB Blaster(USB2.0)自己做的話要以ByteBlasterMV為主, usb的要有原廠的詳細資料不然會做不出來...

第三跟第四份文件是Xilinx download cable的線路圖, 我同事整理的...感謝他... (你去買點材料就可以做了)

joekjwu

真的十分感謝Tommy大分享的資訊,我正在考慮是否要花180US$去買Xilinx的download cable改天去買材料DIY看看.
  ^' x/ c, ^- y) O# t( l
! y1 U4 h+ J% V不知Tommy大是否剛好有Xilinx USB download cable的資料呢? 習慣用NB但是又沒有LPT port可用 .
$ ^3 z& y9 B2 A9 i- A) |+ L
不過還是謝謝Tommy大的分享.

tommywgt

Xilinx 的USB download cable原廠暫時不願意release 資料也...

上面有顆MCU沒有原廠的資料的話並不容易自己做...
3 q, I* U& U$ Y! g/ J
& q7 J% O2 P8 T  g5 H: Z另外有一個東東叫USB轉PRINTER PORT的東東, 千萬別買來用, 用了還是捉不到download cable的

tommywgt

哇...你的RDB是-9也...怎麼辦到的...高手...

jason_lin

Xilinx的USB Cable一條是US$149元,問過Xilinx為什麼這麼貴,Xilinx回答因為Cable壞掉,Xilinx直接換新給你,所以才貴...*%^#$@
: ~/ n7 k0 D& Q不過,已經有人破了這條Cable,外面買的到,多少錢要查一下,相信會越來越多人破這條Cable^__^

tommywgt

謝謝你提供這個訊息
我其實也有聽說, 只是原廠的CABLE上有一顆cypress uC跟一顆Xilinx的CPLD, 沒有原廠給資料, 一般應該沒有人會想要reverse engineer才對.真不知是哪位高手弄出來的...

誰有那條CABLE的所有資料呢???我也好想要...哈

jason_lin

Xilinx USB Cable有一家廠商(郁寶)在賣副廠Cable,一條好像US$70元左右,不過個人覺得US$70元也賺很多,成本估一下,一半都不到.....
) K  A6 G9 f! U- N+ S$ E相信還有人會破這條Cable,賣更便宜^__^

tommywgt

再次感謝你提供的訊息, 不過我對他們怎麼拿到那些資料比較感興趣...真的是reverse engineer來的嗎?還是直接從原廠A出來的...

hello_zhao

我是个初学者想利用ChipScope来调试基于MicroBlaze处理器的软件，麻烦问一下，为什么我的ChipScope pro core generator中没有IBERT选项呢？我用的版本是8.1i。谢谢！