請問各位先進有遇過這樣子的問題嗎?

jelly811737

我目前是碩班的學生，專題是做CDR(Clock and Data recovery)，
最近chip回來正在量測遇到了怪問題，
我先量VCO部分，VCO是使用7級Inverter串聯的Ring Oscillator，示波器是使用安捷倫 54853，
儀器的碳棒是有分正端和負端，正端接訊號源，負端則接地，
# o! C5 ?2 y" a" D7 j! Y& E再量測VCO時，如果有接GND則會出現下圖，
& }7 D' P3 ^; `6 j' ^, e
' u( s* T  U- W, }$ ?不接地時則如下圖，

1.)這是為什麼會這樣子，在探棒接不接地會有這麼大的影響，哪一種比較準確。

2.)在波型上為什麼會有向settling time這樣子的抖動波形，是設計方面的問題嗎?
6 S+ q+ v+ W* W& m2 O* @ㄧ開始我以為是電源不穩定所產生的抖動，但是在接了regulator以後還是會這樣子，
& y2 o0 ~6 U! Z% N- z$ n- g# Y這是什麼現象呢?或是我該在設計的時候注意哪方面的考量，可以消除這個問題?

6 |7 ^  F% \' c, q! w) f+ M# F# k) Q3.)在類比的gnd和數位的gnd這兩個在製作PCB版到底要不要隔開，還有分開接以後gnd到最後不是還會接在一起嗎?
這樣子有隔開根沒隔開還不是一樣，或是有其他的接法，聽說兩個有隔開後量測結果會比較好，改怎樣解決呢?
' S" b! V& m& N2 A0 Z; N( W
- G9 N' D3 h- g1 Y. j在這裡請教各位做類比的先進，麻煩大家幫我想想是哪邊出了問題，謝謝大家。

jelly811737

對不起我忘記說明了，我這個電路是要應用在生醫，
所以頻率做比較低2MHz，這樣子在Bonding Wire的影響會很大嗎?

jelly811737

請問sjhor先進可以�我如何評估Output Load，然後如何設計Driver，
Digital Output pin?  Oscillator不是算是類比的嗎?
8 M) X! g7 [9 r1 V3 a為什麼要用Digital output pin?這是什麼意思呢?
, D3 [% A! o- R小弟學不夠多看的也少，還有很多方面都不是很清楚，希望你多多指教。
在這裡也謝謝你的回答。