採用 90 奈米 (nm) 快閃製程 新一代微控制器(MCU)將是全球頂尖效能與最佳編碼效率的CISC裝置4 O! W$ K% f. P' i1 s
' p* l7 Q+ l/ B- E6 M) i2007 年 11 月 8 日,東京訊 — 瑞薩科技今天宣佈已完成創新型 CISC(1) (複雜指令集電腦;Complex Instruction Set Computer) CPU 架構的設計工作,此種架構將為瑞薩科技新一代 CISC 微控制器 (MCU) 的程式碼效率、運算效能與電耗,提供無與倫比的功能。採用此新架構的系列產品將以 「RX」 為名。
+ y- {" ]# V, b! _- ]5 @- S- ^+ Z! y# S1 r( z
RX 是率先採用瑞薩科技 eXtreme MCU 核心的系列產品,勢必在未來數年中為許多末端系統提供優異的效能與多樣功能。瑞薩科技預期,以新 CPU 的 16 與 32 位元版本為核心的 RX 裝置上市時,將加速擴展 MCU 業務,並支持瑞薩科技實現「普遍的網路化社會」的願景。
8 G7 C3 T1 |& A% Z& m
; `: n4 y) o! ? _7 t+ N目前的嵌入式系統因涉及較為複雜的設計,需要較高的效能及多種功能,並需使用先進的技術,因而使系統複雜度與程式大小均隨之增加, MCU 便必須執行得更快、且效率更高,才能即時執行大型應用程式。
7 v5 Z* c# j9 z- l
/ _6 Z# V7 L; ?( i9 |" ]9 H瑞薩科技執全球 MCU 供應商牛耳(2),已擁有廣泛的 MCU 產品組合,其中包括針對 16 與 32 位元市場的 M16C、H8S、R32C 與 H8SX 系列。全球對於這些泛用型微處理器的需求強勁,加上預測市場將繼續成長,尤其是 32 位元市場,激勵瑞薩科技挹注龐大的 R&D 資源,催生新架構問世。
, X" B: x+ K2 s$ [% l
7 L% a4 W8 y( P# Y, L0 w2 O- x2007 年 5 月宣佈圓滿達成目標的嶄新 RX 架構特性如下:9 x4 x7 I3 B, B% N! E- }3 }
$ l7 C% S9 J0 w+ m$ N
1.最高操作頻率:200MHz, a# }! z2 s" ^
2.運算效能 (MIPS/MHz):1.25 MIPS/MHz (Dhrystone v2.1 基準) 8 q: F8 k: Y/ E' V* o; ]
3.高程式碼效率(3):與現有產品相較,目的碼大小減少達 30%
* q* G+ q! W& `# ]4.低耗電:0.03 mA/MHz : D% T8 h, y- S: @7 F
5.與現有產品相容,且具擴充性
1 `, z0 N7 T: w# q
- Y& c! i! [+ G此具備強大 CISC 指令的嶄新 RX 架構將提供這些強化功能,同時將瑞薩科技現有的 CISC 架構統一為單一平台。新平台將相容於現有 CISC 產品,使客戶能保持已有的投資成果。首款強化型 MCU 預期將於 2009 年第二季供貨,主要的目標市場包括辦公室自動化、數位消費性電子產品,與工業系統。
& k1 W- ~) M Z2 i! V
9 O/ c2 `" Y: i! _6 i9 cRX 架構重要特性之其他詳細資訊$ C; S+ A- L% J, C2 C% a; j) ? X
, F& d9 ~7 p% [2 Q% ? u! m( d3 M• 快速與高效能 CPU — 新架構提供高速操作 (200MHz),同時每一時脈週期能處理更多指令:1.25MIPS/MHz (依據 Dhrystone v2.1 基準所測)。& }8 p! u: s% |% n. ?9 d# p" t8 {
' h. X6 r8 e' M& [. a3 V
新型 CPU 採用 Harvard 架構,此架構提供獨立位址與資料路徑,能在單一週期內執行指令與資料存取。此單週期功能也以獲得實證的瑞薩科技 MCU 予以測試及驗證。瑞薩科技為確保最高效能,在此架構上完成了包羅廣泛的設計與測試工作,結果此新架構藉由高效率使用暫存器、指令與位址模式而獲得完整最佳化。此外,它擁有 16 個 32 位元通用暫存器,允許 CPU 在所有可用暫存器中處理資料與位址。- k' K# d7 u. s0 }
0 r9 c: D/ e+ K7 I
• 晶片內建浮點數單位 — RX CPU 為提供高度精密的即時控制與多媒體應用,整合了關鍵函式,例如乘、除,與乘加累計,也建置符合 IEEE754 規格的 32 位元單精度浮點運算器 (FPU),以處理多種資料類型。FPU 減少資料處理工作所需的計算時間、數學計算所需的週期數量,以及回應任何發生事件所需的時間,因此即時效能獲得增強。8 p( w/ _" P6 C0 f k9 x
% [* r0 ]. ]; N" b1 D
• 程式碼的高效率使用 — RX CPU 核心具有 4GB 的位址空間,並支援 12 種類型的位址模式;其中包括 Register Indirect with Index 與 Post Increment。 新 CPU 核心支援從 1 至 9 個位元組的位元組單位可變長度執行指令,將 1 或 2 個位元組的指令指派至最常用的函式。所有這些增強功能使用較小的程式記憶體空間以編譯應用程式碼,因此降低整體系統成本。瑞薩科技預期新核心與瑞薩科技現有裝置相較之下,程式碼效率將增加 30% 之多。
; o D6 v! {& v% {* S! F! G; c6 j
4 i1 x& B _7 e: ~/ ], L• 低耗電 — 將用於製造 RX 架構 MCU 的新開發 90 奈米製程,是低耗電、低漏電的技術。邏輯與電路設計上的提升,有效協助新架構在 CPU 全速運作時,使用中模式的耗電為 0.03mA/MHz 甚至更低。
3 O% y) t/ q! J2 G/ a
% r( l4 k! M; }! y) M1 H' B. G• 相容性與擴充性 — 瑞薩科技為提供客戶順暢的升級途徑,提升為較高效能的 MCU 或其他相容裝置,計畫為採用 RX 架構的所有裝置提供完整的開發工具套件。預期新工具套件將能簡化系統設計與應用程式碼的移轉作業,因此客戶能以較短的時間完成新產品的開發工作。新工具套件包括 C 編譯器,確保能重複使用程式碼,保護客戶在 H8 與 M16C 系列所做的寶貴投資。
, ]/ A& n5 P( k U5 I U
- P- v" R4 _1 j0 z附註:
/ n# u, A" x4 T' r) S% C(1).CISC 代表 “Complex Instruction Set Computer” (複雜指令集電腦)。這種類型的 CPU 架構使用複雜指令,能提升控制處理的效能與程式碼效率。CISC 與 RISC (Reduced Instruction Set Computer;精簡指令集電腦) 相對,這種 CPU 架構的設計目標是藉助於精簡化指令集與高速技術,提高資料處理的效率。9 s1 Z3 z% R- ]
(2).來源:Garter Dataquest (2007 年 3 月) "2006 Worldwide Microcontroller Vendor Revenue" (2006 年全球微控制器供應商收益)
1 R9 \" {2 w) l# ~3 N(3).程式碼效率:程式精簡度的指標。目的碼的效率越高,用以儲存程式所需的記憶體越小。
$ A. g& `8 b! j
% Z' c% Y4 |% A2 x" S3 G' Y$ y7 [8 Q瑞薩科技新型 RX:CPU 核心規格
, }; ]6 Z' w/ C. s3 ?& w3 H3 ~5 L: u/ W& `
項目 | | CPU 核心 | RX CISC 類型 | 最高操作頻率 | 200MHz | 暫存器 | 32 位元 x 16 個 | 基本指令
$ C+ ^. `, I/ s4 h6 r+ H, Y! X" \ | 87 個
/ L" ?7 ]* q- Y5 n+ _) W·可變長度指令格式 (1 至 9 個位元組)
/ ?' l6 T8 c3 a& c2 @% a% K) M0 |·支援 3 種運算元 | Endian 模式" k7 x* `; R# h& q. M/ ]3 Y
| ·Little-Endian 指令" J( A* p9 d% C; J( V" r- Y
·Big 或 Little Endian 資料 | 位址空間 | 4GB | 定址模式3 L3 u$ D* a, S2 H: v6 ~+ [) C
| 12 種類型* M; a% k" X# }0 m3 y k% J4 N
(Shortening register relative、Register indirect with post-increment、Register indirect with pre-decrement、Index register indirect 等) | 浮點數單位 | 符合 IEEE754 規格,單精度浮點數單位" r. m0 I. H6 x! u
(支援加、減、比較、乘、除等) | Multiplier Unit (乘法器) | 高速 Multiplier Unit (32 位元 x 32 位元 -> 64 位元) | Divider Unit (除法器) | 高速 Divider Unit (32 位元 / 32 位元 -> 64 位元) | Multiply-and-Accumulate Unit (乘加法器) | 高速 Multiply-and-Accumulate Unit
' W+ t; }! t' C" {1 O/ B. L(32 位元 x 32 位元 + 80 位元 -> 80 位元) | MIPS 效能 (目標) | 超過 1.25 MIPS/MHz (Dhrystone 2.1) | 耗電 (目標) | 0.03 mA/MHz 或更低 |
|