應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
+ f' L/ K! U/ A' U- c& ?' k複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
( E. L. v* J' E3 r, a0 B$ @傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
' C" c. g) l$ b4 R9 j邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
同時，為降低成本與趕上產品市場的週期，
% I$ n; d; S2 r8 E4 U許多晶片製造業者轉向求助於具有已驗證過的
1 d% i9 Q; m+ W. H' DHard IP 及Soft IP 的IP Provider，因為相較之下，
0 T4 ~% C8 Y: m/ |! F1 T# lHard IP 與Soft IP 比較具有彈性，他們不但可以
  ?( A- o% U# P) p  \0 l1 b: F透過不同的Foundry 廠製造外，還可以經由最佳
- i$ N9 k) H0 G  L# R! t化使IP 在產品的表現上更加淋漓盡致。儘管此
) T0 X8 s& R4 f6 o% T做法可以大大的減少新的設計在成本及產品市
場週期的風險，但如何能成功的將IP 整合的關
6 R7 }9 F' W" M3 R! `鍵問題仍待克服，因此造成快速雛型技術（Rapid
$ h2 d, t; c, T( P0 c& IPrototyping）應運而生。
/ I6 o. ^; M- n6 |閱讀權限 10
6 b9 w! i( p8 t. T" B0 T6 _5 n

遊客，如果您要查看本帖隱藏內容請回復

遊客，如果您要查看本帖隱藏內容請回復

[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
6 n, y+ d. a. P7 P$ qas far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
product failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享