CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
, u+ D4 M) |' X0 i* t8 [/ Q+ U閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
& M8 @, s% D" m) V* HVerifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
# G) h2 p  r6 d- C' T礎。但隨著設計複雜度的增加，傳統RTL電路模擬
方式需要用電腦去計算更多的邏輯閘，需要更多的
模擬時間，以致於模擬驗證成為整個設計流程中最
. H0 O: _7 @7 N/ o費時的一環，進而成為設計流程的瓶頸。國家晶片
/ l0 {; F8 x8 \9 v' V  w系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
* x9 x, K' f) l) QAptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
( T. Q2 k1 @, I5 z) f更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
* H0 G; w$ S0 [0 O/ q3 G2 N仿真平台功能雖強大，但操作流程卻需整合了眾多

遊客，如果您要查看本帖隱藏內容請回復

( i2 o7 p, R3 o- ]5 }* a[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?

看來附檔是國研院刊物的技術報告了
) J; v4 N% @' ~7 x
' T7 C. e3 R6 Y8 o* f1 {主文是講 Aptix 這一台掛掉一半的平台
" d" A0 n! W+ p( y+ ~4 a8 D: S雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

: w" N* `6 |) H4 M2 R主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
) S$ Z  \9 S6 H$ k  j提供了一個軟體可把這個IP給partition到這N棵FPGA
" ~7 C7 ^- L6 J$ {6 l! ?( c7 U  H  n但整個design flow還是要靠ISE及FPGA synthesizer才能work
4 H! c8 y9 ^9 w/ H1 Y; c* X整個flow感覺有點勞師動眾的
* ^9 ~+ Z4 K% w
) I; v5 \+ O( y7 D" h% U但若設計的IP真有那麼大也不失為一個選擇
2 \, U/ P' [! L5 ~% H  ^  k2 _
只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
所以去學這東東的價值就很值的商確了
5 G8 `0 O; ^" b: w
$ T9 o! o4 d$ }7 C6 A$ O[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]