CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
) S  ?' p( @4 u! j閘數隨著增加，伴隨所需之輸入測試樣本也就越
* ?% ?! [. V7 U2 k  d多，而如何在短時間內完成功能驗證(Functional
( C6 ?1 ~0 R5 j8 y2 }Verifi cation)就成為整個設計流程的關鍵所在。傳統
" `1 {) E# X. c8 u電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
方式需要用電腦去計算更多的邏輯閘，需要更多的
; |0 ~) N/ M) P5 c: x* X8 f4 v2 X9 v模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
- w2 h# M( S' q9 Y系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
5 N5 F9 ?" a' `; V: B! L! k3 x+ EAptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
仿真平台功能雖強大，但操作流程卻需整合了眾多
6 |& T! A$ {4 h1 E2 Z+ [+ S

遊客，如果您要查看本帖隱藏內容請回復

[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

sieg70

what what what what what what what what?
4 ?$ |  k7 r) ]4 W4 z, J1 U
- S, ~( y' U4 l看來附檔是國研院刊物的技術報告了

  H1 h+ H* l- d! I: q主文是講 Aptix 這一台掛掉一半的平台
: F, Z7 V3 y4 G1 }# n& ~0 |& M雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

2 A$ c9 p. {. B+ I  y主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
  N+ W/ W/ X( W& N& K5 a+ `" v  T% Y提供了一個軟體可把這個IP給partition到這N棵FPGA
  }0 K: d3 S8 H2 F; u但整個design flow還是要靠ISE及FPGA synthesizer才能work
% G& d6 k& M) Z5 M5 d+ j! K, h整個flow感覺有點勞師動眾的

但若設計的IP真有那麼大也不失為一個選擇
9 l) T  p( c# e% D. B8 J# p
只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
& {" P0 |: h2 x3 ^1 E! v3 u所以去學這東東的價值就很值的商確了

[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it