CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
# a8 y# z5 w' Z$ v$ C7 [7 T閘數隨著增加，伴隨所需之輸入測試樣本也就越
" s6 r' C% @( l2 W- ]! G8 g6 H多，而如何在短時間內完成功能驗證(Functional
" v  U' u% n" _7 A+ J) bVerifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
: _5 k% z, q- w: F/ k+ G1 C7 D方式需要用電腦去計算更多的邏輯閘，需要更多的
0 w# T" W. V- t1 K" O模擬時間，以致於模擬驗證成為整個設計流程中最
' g7 _0 P+ G. A) `* _; c費時的一環，進而成為設計流程的瓶頸。國家晶片
' a& h; u' C8 R+ y: G0 p: H# q  z系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
' H5 F" V+ n1 A! Q1 O+ R% qAptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
仿真平台功能雖強大，但操作流程卻需整合了眾多

遊客，如果您要查看本帖隱藏內容請回復

& O) ]7 v5 i2 S
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]