|
回復 #11 ianme 的帖子
版主您好:7 o5 j/ F* R" Q# K
' i7 w2 s9 T) F0 c# r, b x* P嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:+ p. m2 C' d _* Y3 K" Y. G
"照啊!"...這的確就是我想表達的意思!!) N& O' p" l) t" {( G8 L! u
6 Y$ l/ u* x; |+ }5 WTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
9 w, Y0 M" j" K3 [* i在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
* T8 ^; ^: q7 {9 [/ b的的確確沒有NPN的model哦!: H' _0 c) W- l$ D/ H- o1 W1 F
* w" t' j+ H6 Y/ ~' p另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
! ^ ^7 n2 w& [- l" \我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
A- j% m: t! r那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
0 ^7 _, M6 I5 E5 Y我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
' R2 H& B! s5 G" w4 a其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
8 ^% Q u, |2 }+ w6 `簡單來說, "純粹只是為了滿足我們老師的慾望而已!"& O2 Z; Q! r* o' d$ l. J6 s
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
) V4 _7 G& m) C" Z( a& O感恩啦!!
5 ^, S' {' _* x; O6 M [: @% R, m% d! c3 s% B. O
幾年前我尚在業界服務的時候曾經畫過BJT,
( W4 }6 D: V& E' j2 j雖然頻率不高, 但大致上的架構也還記得.2 n. q- I+ i' U+ s! ]1 `" K' D
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
- B' ?3 Y& c2 c可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
0 m8 W& t) z8 x( u1 [. ^( u所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
) K }/ S, \2 P當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
1 |8 d6 Y8 i9 S0 _後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,9 Z6 Q( u3 z8 `& b+ O' F8 P
因此發現實驗室裡面很多東西都很..."返璞歸真",
! l7 H$ t7 \/ r什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
& G) M$ R7 P" a7 U/ n
+ S- g) k% Y/ a( G當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
) J, x& h4 g, [" n& R而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,* w- q& K1 R2 U
resume連看都不看就reject了的原因吧.
( Y9 _ ]# Q( Q D/ T而這也是為什麼我踏上這條路的原因...9 V+ h1 @1 c/ Z7 V3 m5 V( s
我只能說...這真是有夠辛苦...
7 V# U/ N2 s: T: H) i0 d& ~ X) }/ f
從各位版主這裡學到了很多東西呢!" y* _) Z( {* e; F. [ ?/ c: [
希望自己也能早日為大家貢獻點什麼...
4 y* a4 E) i% Z' Q/ P
) Q9 E0 M2 `: o! ~8 V, @謝謝各位先進的幫助!! |
評分
-
查看全部評分
|