|
回復 #11 ianme 的帖子
版主您好:5 R# n" H+ U# P4 N- k ?) |
9 k" j' E( | _& w8 d# f, n
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:" @- ~- O) H0 z* _0 f3 v0 }4 O! k
"照啊!"...這的確就是我想表達的意思!!
# o% G1 G y& o. m9 v
' j9 p& t. H5 Q6 W, x% DTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
$ L7 V' ^9 ]" }在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
6 G" x; e1 E; |' }4 M的的確確沒有NPN的model哦!7 [; u& b5 X0 j4 B3 J7 T {! }* V
7 |# T: J( C# T1 H5 V) _ M另外, 關於latch-up的model...我的意思其實與latch-up本身無關,% M |% \# {3 r0 U
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
+ Z1 {0 U6 y# m7 j3 Z2 N那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
# U6 T9 K1 P5 ]! @+ k# Z我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.$ e X$ \! d3 \* u$ u/ l8 `
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,9 Z& V7 l! c$ Y T: t, G/ D( O
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"6 V1 N* }7 a0 l$ p; r, T1 o
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
% U. U7 k. |8 A" X0 B& X) o感恩啦!!
" k8 ^9 G9 ~( Z5 N/ x
5 A) Q* S+ x6 X C2 i% M幾年前我尚在業界服務的時候曾經畫過BJT,( h, `9 e& ~+ U% T, T% w6 y' S3 n! d
雖然頻率不高, 但大致上的架構也還記得.
, r& j% _! [6 A) ~所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
! Q! `+ h* o1 o( f可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,9 X7 ^4 C3 S p' x6 h) p
所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
) `7 x) r! ]; m. X- b) \' J6 \當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
; J/ k2 j1 g) y% y後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,5 b! e* T/ L+ [5 c
因此發現實驗室裡面很多東西都很..."返璞歸真",
8 g( H2 I, @7 M4 `: d) N! e' n' t什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...; \! h# M" q% ]0 q |
B1 g [* w/ K2 L. z當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
& j4 F# \+ _5 _ F" R而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
W/ C; d# w7 E* @! [- Gresume連看都不看就reject了的原因吧.
( q# @% f" h4 r. S- L1 s3 b# a% x! C而這也是為什麼我踏上這條路的原因...
; p; o" C" ` Q/ O0 m. B2 K# u我只能說...這真是有夠辛苦...
# [& I6 ]; k5 r. }
3 z4 @4 M2 H2 r4 \從各位版主這裡學到了很多東西呢!& ]) A$ H9 E; u, H& ~9 f
希望自己也能早日為大家貢獻點什麼...! r/ {+ V& S/ m* j$ N8 H5 c( c
8 e: q5 G" `' u8 ^& W; e
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|