|
回復 #11 ianme 的帖子
版主您好: B: \% X k J" T% L: |
( u* `: c- `/ q6 `嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:& w* v/ }+ \* B- b
"照啊!"...這的確就是我想表達的意思!!( e2 A& @+ z' M3 A" [/ A2 k
2 f. X1 z& x) f# M7 o, PTSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.# e- L+ i2 V4 b
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,) n) q5 K+ u* w: U" t- q! U
的的確確沒有NPN的model哦! c) I8 | I+ f
, n% L, A U! v
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
+ Q, m ?) Y1 P/ k我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
/ H# B; C9 ?+ Q: i那麼我是否也能用類似於PNP的做法來做一顆NPN呢?+ ]# Q8 t/ \* q7 Y
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
5 i3 `5 n9 M" X其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,4 f+ Q! r: E, R$ _
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
5 F6 ^* _9 o) f7 y就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...$ ?. p1 n" H) u* X1 |) u
感恩啦!!% l- ~2 m. N9 I/ q! s
R" l5 m( T e6 p幾年前我尚在業界服務的時候曾經畫過BJT,
/ ?6 Z, A+ d( u# ?! A( t/ ^8 }雖然頻率不高, 但大致上的架構也還記得.. V4 r2 ~! y, V# C) z. H' P4 _
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,4 i ]1 M( b3 V! a! T+ X
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
: w0 [, g. j p p2 ^0 W1 z# R% ?, k/ I所以用到的製程都是可以做PNP及NPN的BiCMOS製程,9 y6 \, q- [# r* E( B
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
+ }9 U9 T/ m8 n' t5 N% g9 v7 H後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
3 d, e4 W4 S! ?6 R; N- L0 N因此發現實驗室裡面很多東西都很..."返璞歸真",- t8 J9 B4 S0 s/ S* B
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等.... E% Q: v- j: L$ [
6 G% C! a# d9 A# L6 K
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
' m7 m" F9 U# \, l3 L0 k5 u而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,8 h: F, k9 D7 t0 a
resume連看都不看就reject了的原因吧.
8 W* {8 K3 S( o8 ?' X而這也是為什麼我踏上這條路的原因...
+ I" x9 ~1 D! ?我只能說...這真是有夠辛苦...7 q" U8 o$ w2 @: U
/ M! q$ @2 x1 ^( n
從各位版主這裡學到了很多東西呢!
" K4 H( I/ b# Z1 W希望自己也能早日為大家貢獻點什麼...
$ s1 g: L! y" I. A$ w3 {. a# Z3 A# w! i }
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|