|
回復 #11 ianme 的帖子
版主您好:( n7 G# ~ c9 |& q6 B6 j
1 X2 b& A1 [, E7 n1 J- d' o4 P! P
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:' J! h) q1 E, i7 ]5 R7 D
"照啊!"...這的確就是我想表達的意思!!7 |2 h$ |7 a' A* \
+ Z% y4 Y" D4 @) L- g" u
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
. J9 M2 U8 b+ \6 {% U在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
5 k7 h% C, t: H% u6 x的的確確沒有NPN的model哦!
) u1 y2 a: t0 r, \
2 t6 `0 j2 u. {另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
i4 i- U: t8 }3 O我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
0 I5 L/ B5 ?/ t那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
/ o4 x8 `, Y+ L/ k" J2 w1 ~1 p我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.: F5 d# v( G0 m" ]" J
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
9 {0 ?! [; d6 G$ ^6 S8 p簡單來說, "純粹只是為了滿足我們老師的慾望而已!"# N; H; G) V- R
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了.../ S) y1 O B* R7 }, K% @
感恩啦!!
5 b; E; y; P4 q! A/ X( h. Q" u0 i
: y$ l! _4 v2 L, X幾年前我尚在業界服務的時候曾經畫過BJT,
8 |0 e- `( h! X3 V0 Y雖然頻率不高, 但大致上的架構也還記得.4 g d' H& a, O; u$ }) E
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
0 y7 v8 K" @2 S, Y可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
! J# h9 m+ U5 |* h0 \所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
, J5 o0 s% X. z當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?1 E3 N' B, A7 g
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已," `' N- {- `! S
因此發現實驗室裡面很多東西都很..."返璞歸真",$ h7 K6 Q! Z+ m: W( Q5 e; E5 V8 c
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等... p8 P( k _5 \- ?
) z" i' `+ w3 K4 i, q當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
) j0 [. I% U4 o) v: k而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,- n$ \# c! q/ K. Y+ ?0 Y5 J
resume連看都不看就reject了的原因吧. u5 S! V4 v/ K) v" P/ {
而這也是為什麼我踏上這條路的原因...- v- K1 l7 i2 h
我只能說...這真是有夠辛苦...
1 @ L2 i! v! E5 q- {: H5 i j4 F% M
, L+ L: r4 \$ d8 e% q; i8 y7 ^" U從各位版主這裡學到了很多東西呢!
% @" ~9 P$ q3 @希望自己也能早日為大家貢獻點什麼...
& F0 ~" w) i1 m; s) i: \: R# S) ^1 H. F( d. X4 x# x5 X% z6 C
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|