如何讓 current mirror 做的比較準確?

mt7344

當 current mirror 呈現 1:200 的放大倍率時,
8 f$ E4 k2 L, n4 c4 [+ w- H且有 8 個 channel 時, 如何讓每一個的 channel mismatch 做的最小?
$ u6 ~3 l! S7 A! [+ W1 b& F1 c因為  process 變異的關係, 所以這一部分的誤差還相當大!
. H9 r- S. c4 v5 _3 i- x該如何避免?
又  經過大電流  會產生高溫  此時的 current mirror 的倍率也變化相當大?
8 S' @7 j7 }* F$ a6 X4 R該如何克服?

andywu

可以試試用casecode的方式

, p9 |3 `# m# B  \9 I+ A9 g7 g9 P不過之後的layout才是重點核心的部分
5 p' B2 e  D* \3 W4 M" M! Y
% m7 J! c0 Y; ^2 ?$ }; H- X

yuchi

1.可以先做1:10(或1:4,2:8)的 8channel match 這樣面積較小match效果好點
   各channel再做1:20(1:50,2:100)
" C4 Q# q/ P$ k0 s2.如果不考慮area,效果最好的是用calibration的方式,這須要用到電容及switch而電容大小會決定
   calibration cycle
4 \  @: S, X. \1 w/ [' @1 c3.每一顆mos DC 點都要一樣 那可能就要出動OP來鎖電壓啦!
4.元件的L,W 也要選安全一點的range

mt7344

1. 有想過一級級的轉!! 不過每轉一次!  就會有一次的誤差!! 如此的變動率會不會太高唷!!
5 ]* U3 I$ a: _; k# p: ]5 z& x2. 有考慮 trimming method!! 不過! 不太可能 trimming 8 channel! 只 trimming 最源頭!!
3. 有看過類似的架構!! OP 的 offset 是不是要非常的小? 否則真的不知道影響程度為何唷!!
  X. G0 G" Q. T1 x4. Cost/Performance ratio 真的很討厭!!  又要小!  又要準!  真的好困難唷!!!!

li202

先把八個channel做相互做match
. z* _0 T' }5 i& w1 r) B1 o再用一顆OP取其中一個channel電壓做鎖定
4 C4 ~: @' q& v, l
提供一點個人意見

nezkax

這個問題在 LED driver 會常常遇到
1 ]' N. G& s! ]+ X" _' d5 R
首先是準確度的問題, 由於需求是 1:200, 最直觀的方法就是以 MOS size 去控制
$ t5 k* v* L: b9 G/ n; S然而由 MOS 飽和區電流公式 ID=KP/2*(W/L)*(VGS-VTH)^2*(1+lamda*VDS) 可知
$ V- G8 Z7 ~4 n' a2 L* G主要誤差來自於 channel length modulation effect [(1+lamda*VDS)項]
- C+ j- E7 `6 K5 X7 \1 D鎖定 VDS 其中一個方法 就是使用 OPA 回授控制
6 p0 [" g% ~5 i$ {  z! ^2 n另外, VGS 雖然不是誤差項, 但由於必須推動大負載, 所以ㄧ般會接一個 pre-drive 增加驅動力
並減短設定時間

0 G6 D( L0 c1 _% }7 [2 P8 zchannel 跟 channel 之間的差異定義為 bit-to-bit error
+ j! \# F0 O/ }6 B6 b2 ?* I& Q3 ]5 O這方面的差異, 主要是由 layout 本身的 mismatch 產生, 較佳的layout對稱性可有效解決這個問題
5 N& J( `8 O1 H8 ?$ p6 r' U% e. A
至於 powerMOS size 部分, 主要是由 output minimum voltage 決定,
! Q# H9 X  w2 v& S8 R9 d+ B此規格與最大電流値直接決定了 Rds(on) = Vo(min)/Io(max)

溫度所引起的電流變化, 主要是改變了 VTH(T)
6 G! m: S* s$ R: X- O  w5 E這方面可由 layout 解決, 將源頭 MOS 與 powerMOS 擺近一點, 讓彼此的溫度差異縮至最小
- ^, I7 h1 H: {2 f  c然而, 溫度方面較麻煩的難題在於 package 的選定,
在正常操作下, 假設 Vout=1V, Iout=20mA, 在 8 個 channel 的情形下,
! ^. P& B: Y  G: w+ d4 a4 iPtotal = 1*20m*8 = 160mW = (Tj(max)-Ta)/theta(j-a)
4 G& e: O. V; p0 p% b選用的 theta(j-a) 必須確保在
  r. ?" O$ y' s& e1 F0 t  K+ K1 }typical 規格 Ta, ex. Ta=25 degree. 及設計之最大接面溫度 Tj(max), ex. Tj(max)=125 degree
選擇 theta(j-a) < (Tj(max)-Ta)/Ptotal

ecalfs

除了電路設計解決外,  Layout亦是關鑑

1. layout 單元化(Unit) 以此單元倍增減
2. 元件W/L盡可能最大化 W>5um, L>3um或更大
5 ^8 e3 _# P! r) G: D3. 多可善用匹配layout技巧, 如交叉, 對稱, Dummy...

bossen777

謝謝大大無私的分享，感恩