如何讓 current mirror 做的比較準確?

mt7344

當 current mirror 呈現 1:200 的放大倍率時,
" `4 t6 e8 C- l3 |5 _  E且有 8 個 channel 時, 如何讓每一個的 channel mismatch 做的最小?
2 [# f  A; f3 a- i, {' w+ a, H因為  process 變異的關係, 所以這一部分的誤差還相當大!
+ D# S2 m) A) g6 T9 l該如何避免?
: T& @4 N, V# k又  經過大電流  會產生高溫  此時的 current mirror 的倍率也變化相當大?
該如何克服?

bossen777

謝謝大大無私的分享，感恩

ecalfs

除了電路設計解決外,  Layout亦是關鑑
' Q) f; t# V1 }$ C8 w! z
- G' i; ]9 h4 h1. layout 單元化(Unit) 以此單元倍增減
# y8 m) I  J: t3 G! P/ c7 q2. 元件W/L盡可能最大化 W>5um, L>3um或更大
" ^" g& z7 T- A% N0 l+ q9 g3. 多可善用匹配layout技巧, 如交叉, 對稱, Dummy...

nezkax

這個問題在 LED driver 會常常遇到
0 q) m5 _' F( s6 d* P$ O4 I6 S
首先是準確度的問題, 由於需求是 1:200, 最直觀的方法就是以 MOS size 去控制
; V4 @% A$ O- O+ V然而由 MOS 飽和區電流公式 ID=KP/2*(W/L)*(VGS-VTH)^2*(1+lamda*VDS) 可知
' q) h1 o: J6 u主要誤差來自於 channel length modulation effect [(1+lamda*VDS)項]
4 E' O6 p- Q* E鎖定 VDS 其中一個方法 就是使用 OPA 回授控制
" n* p# ~, L9 x, ?% z3 R4 w& u另外, VGS 雖然不是誤差項, 但由於必須推動大負載, 所以ㄧ般會接一個 pre-drive 增加驅動力
並減短設定時間

channel 跟 channel 之間的差異定義為 bit-to-bit error
這方面的差異, 主要是由 layout 本身的 mismatch 產生, 較佳的layout對稱性可有效解決這個問題

至於 powerMOS size 部分, 主要是由 output minimum voltage 決定,
9 _+ d$ E; H* ^# f& m8 ~4 D此規格與最大電流値直接決定了 Rds(on) = Vo(min)/Io(max)
  A8 I; }# l( c2 T, B5 o% V
溫度所引起的電流變化, 主要是改變了 VTH(T)
這方面可由 layout 解決, 將源頭 MOS 與 powerMOS 擺近一點, 讓彼此的溫度差異縮至最小
然而, 溫度方面較麻煩的難題在於 package 的選定,
2 g# u5 h/ v, n1 c在正常操作下, 假設 Vout=1V, Iout=20mA, 在 8 個 channel 的情形下,
! k  G5 T" K) N" A) B3 K1 R' HPtotal = 1*20m*8 = 160mW = (Tj(max)-Ta)/theta(j-a)
1 x8 s. o2 ]  M  b選用的 theta(j-a) 必須確保在
typical 規格 Ta, ex. Ta=25 degree. 及設計之最大接面溫度 Tj(max), ex. Tj(max)=125 degree
- F# l/ j7 \4 e! e: P& ?, H選擇 theta(j-a) < (Tj(max)-Ta)/Ptotal

li202

先把八個channel做相互做match
' f1 s0 |8 O5 d$ E4 f+ o再用一顆OP取其中一個channel電壓做鎖定

8 X( P5 u- G) M9 z$ }' J( C提供一點個人意見

mt7344

1. 有想過一級級的轉!! 不過每轉一次!  就會有一次的誤差!! 如此的變動率會不會太高唷!!
9 F- A" c) V! ]/ C2. 有考慮 trimming method!! 不過! 不太可能 trimming 8 channel! 只 trimming 最源頭!!
% t# ~' t  B2 V# l% D! w3. 有看過類似的架構!! OP 的 offset 是不是要非常的小? 否則真的不知道影響程度為何唷!!
8 m& p9 ~, i% q/ R' a7 j" g5 E4. Cost/Performance ratio 真的很討厭!!  又要小!  又要準!  真的好困難唷!!!!

yuchi

1.可以先做1:10(或1:4,2:8)的 8channel match 這樣面積較小match效果好點
   各channel再做1:20(1:50,2:100)
7 A+ a, x" G7 }- b* H, z& J! [2.如果不考慮area,效果最好的是用calibration的方式,這須要用到電容及switch而電容大小會決定
6 n+ b% |* r' N' q$ y   calibration cycle
9 `1 l8 z$ U+ z. p3.每一顆mos DC 點都要一樣 那可能就要出動OP來鎖電壓啦!
7 P% l; T& @) v4 ]4 q4.元件的L,W 也要選安全一點的range

andywu

可以試試用casecode的方式

* _$ F/ Y5 q0 r4 ]6 i# Z不過之後的layout才是重點核心的部分
, R# d  p% U( V) T2 H
1 e" U. P: ^( w% Q# z, B