一些基本語法請教

canoe1114

終於下定決心買了一本有關VHDL的書
0 Y2 F1 O) a' ?書名:最新 VHDL 晶片設計 使用ISE、MODELSIM發展系統
      全華出版社  林灶生.劉紹漢 編著
昨天花了一個下午念到第三張有些問題請前輩指導

問題1:現在比較大的兩家晶片公司(講錯請見諒)altera(max-pius) and xilinx(ISE)
        所以如果用altera的晶片是不是就一定要用max_plus才燒的進去
" Q+ z  B* {; K" f/ ^              如果用xilinx的晶片是不是就一定要用xilinx才燒的進去
         那這兩個與法都相同嗎...還是有些許不同,還是相同 但是兩個軟體對語法嚴謹度的要求有不同
         另外,其他網路上還得知有一些編輯軟體,如果我用的都不是這兩家的晶片那需要用什麼軟體
         有沒有一個軟體是可以適用各家公司的晶片呢?為什麼這些公司還要自己出自己的一套系統呢?
, j7 }4 q, t( M0 x3 l0 G* F         另外關於硬體描述的好像還有HDL、AHDL、VERILOG 前面兩個由網路資訊已稍微了解
         但VERILOG語法可以寫進我要用的晶片嗎?
6 o- k' b8 _8 D$ P' e# Q( S7 P         另外yahoo知識+上面有討論到好像業界比較常用VERYLOG學術界比較愛好VHDL
         還有還有一些資訊有提到...有的軟體只能編輯部能模擬...為什麼要分開呢
' k2 E$ d0 w, w6 q. I' ]& X/ A5 i         對於該選用什麼軟體還學習還有一些編輯軟體上面的困擾請給予指導~
' K8 N7 L) \! |5 Q* M
7 h! w# e: p% }2 Z) s$ J' {問題2.(語法的問題)
        1.std_logic_vector 和 bit_vector,因為我現在初學,看書上都是寫std_logic_vector(xx to xx)
4 P3 t( l3 Y4 Q- A; z           這跟bit_vector(xx to xx)有什麼不一樣?
        2.常看到  xx:='0' ; xx:="00"..請問什麼時候才要用引號..
& J# q4 \; `' d# ]; p2 F" S          另外 if xx=1 then  為什麼這裡不能用冒號  指定不是要用:= ??
. ^3 @! k0 \" Q! Q4 M8 J1 S+ g        3.library ieee;
           use ieee.std_logic_1164.all;----這一行後面的package我怎麼知道我寫什麼東西需要加入什麼package,現在都只用1164也不知道
                                                     正部正確?這方面的資訊書上還網路上的資訊好像比較少?
        4.constant是一個定值 所以要給他指定一個值  constant abc:=integer:="8";
! |# K/ c* b. n: p           singal也可以指定初始值 singal abc:=bit_vector(0 to 6):="001101";
           但是variable為什麼有 variable model:bit:='1';書上的說法是"設定成1",但變數不是會變動嗎@@
8 I& s8 p" C# C: k       5.if clk'event and clk='1' then  和  if (clk'event and clk='1') then  和 if (clk'event) and (clk='1') then
; _6 @/ k) z$ g! V          都有人寫..什麼時候需要用到(  )  ??

+ Z& j+ c+ v+ y# d; Q1 Z# B8 W
8 `7 Z* p9 e% \; W: F/ j6 o! Z另外可以給我學習的一些方向和觀念嗎?

ps 很感謝版主還有addn前輩 之前那問題的講解,
3 [8 j! s  \$ P. _9 L% }    今天才知道可以給評分..之前沒給到真是不好意思

1 ?4 }& T( e  i謝謝-

canoe1114

有前輩可以幫我解答嗎..
是問題問的不好...太多太雜
6 o# A2 m: F. Z還是太簡單...