|
一般而言,我們所設計的電路都儘量要求low power,也就是整個system的total current要能夠愈小愈好6 p( l9 G( x) M1 y) R* p
就以PLL而言,最大的current是在VCO,其次是differential-to-singled-eend(D2S)(有的PLL架構並不需要這個block circuit),然後才是charge pump和post-div/pre-div及PFD2 v4 v0 ` L5 j. K3 F& V4 F; ?
而在我們所設計的PLL電路中,一般的total current大概都在10mA上下,其中3/4的current是VCO的current所消費掉,當然,如果包含D2S電路的話,這個比例和current值也會有所不同% F; O4 ^+ V0 ]: G. ]! l+ [' O
, B) Y* d$ z! I5 g# s: _4 o再說明一點,若是純analog PLL,其charge pump current本來就不應該太大,charge pump current愈大,相對的對low-pass filter所作的chrage/discharge的速度也愈大,表示control VCO的voltage變化也愈大,那樣子很容易會讓VCO產生過大的frequency變化,除非VCO本身的gain值就很小,不然charge pump current到達mA都很難控制VCO的frequency* S/ |2 Q3 a m9 R1 p) j
再者,如果charge pump current都己經是mA級了,那VCO的current幾乎都要達到數百mA,那這個樣子的PLL所用掉的current就太大了,現在環保意識抬頭,歐洲一直在提倡綠色能源環保規章,一個PLL會用掉數百mA和一個只會用掉數十mA的PLL,當然是數十mA的取勝! _4 l$ o9 E, Z0 X w% ^, z9 {0 q! ~$ M
最後一點,如果PLL要放在SOC當中,其所消費的current絕對不可太大,因為那對整個system和熱源會產生極大的問題,電路所需的current愈大,愈有散熱的問題,對SOC而言,當然會要求PLL所要用的current愈小愈好 |
評分
-
查看全部評分
|