Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22782|回復: 15
打印 上一主題 下一主題

[問題求助] 想請問一下設計mos的wenth跟length

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-9-15 00:17:02 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
最近一直在模擬paper上的電路,(也清楚了為何電路會這樣接)
- {6 U* T7 p1 g- o2 D2 a, P好比說VCO,PLL的電路
& I4 e) d* }: N; ~通常你們在設計nmos或pmos的時候,長寬比都怎麼去設計呢: _  v8 K) K( X
如果是以0.18um製成或0.35um的製程來說
" Q) i- U) w: t* E不知道各位專家有沒有什麼建議或指導之類的.....
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂13 踩 分享分享
推薦
發表於 2007-9-19 10:31:31 | 只看該作者
類比的世界  沒有 standard!!
7 ?9 W2 Q0 X, D% B5 U+ i+ H所有的 width & length 都是依照設計者的需求來設計!!' Y5 p0 y6 L1 H" F
所以  應該沒有人可以告訴你標準答案!!
0 H: u  {; A$ u$ ?' C/ o或許  有這麼一條 guide line 叫做  儘量不要用到 min. length/width!!: @, q5 O# |2 I' ]
這是考慮到製程變異的時候!!  假如不 care 時  也是可以用的啦!!) K: s  T7 G' Z; R+ i1 U8 s
看你自己的需求唷!!

評分

參與人數 1 +5 收起 理由
monkeybad + 5 Good answer!

查看全部評分

16#
發表於 2008-4-11 15:42:44 | 只看該作者
L大小的選擇和mos的使用有關係
/ d) m7 L9 [2 J  y" L  G$ P+ |有從match的考慮,電壓mos和電流mos! S3 Y+ D2 n* h7 z
有從1/fnoise的考慮等等  @* B+ a5 ^7 ~; M6 `: Z
沒有絕對
" p& W5 m* Y3 h+ H5 q4 M' hw的選擇主要和vdsat和L大小相關
15#
發表於 2008-4-5 22:02:12 | 只看該作者
一般length都會設計在最小L的2-5倍( _6 X# G+ G2 f7 c9 u7 U, Z6 E
再看電流來設計wenth
14#
發表於 2008-3-11 13:36:34 | 只看該作者
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.
13#
發表於 2008-2-12 05:07:41 | 只看該作者
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first
12#
發表於 2008-1-15 21:09:51 | 只看該作者
類比電路基于match的考慮,一般需要更大的L
1 A6 g! I1 V* b% r8 |4 O. }^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^. Z6 o5 t0 ]1 ~; D' G% [# y
基於 製程變異 及 短通道效應
6 W% d* M; H1 {- G9 i- n9 N8 T
" c9 y" V4 Y9 |  G" A/ `先明白公式,推小信號MODEL$ V) Y# j8 |# o  b3 B* H$ ]
^^^^^^^^^^^^^^^^^^^^^^8 ~" j7 N2 h/ U) j+ t
20/2 跟 10/1  在數學上是一樣的(忽略2次效應)
# T9 E9 ^$ D- m7 y但在 hspice 可能是不同的 mos model
11#
發表於 2008-1-15 16:55:07 | 只看該作者
2樓的是REVERSE吧..." e7 S) u: D5 I  u; j/ C2 \
+ d! m) z5 v, D* R$ j2 d
我想還是要以分析來設計
% w4 o1 T! f0 G5 P9 Q
+ f8 {3 L6 b. [( s8 i先明白公式,推小信號MODEL
. k) Y* w5 [9 ~
/ ~2 z1 \/ l6 `( _應該可更清楚
10#
發表於 2008-1-15 14:31:07 | 只看該作者
看是類比還是數位電路,1 u- `: T& P' Y( h6 x3 e: K
類比電路基于match的考慮,一般需要更大的L,' X- h* G; \' A3 h! l+ p
數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.
9#
發表於 2007-12-16 23:11:09 | 只看該作者
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的4 |" L: M/ o9 N0 _; i+ K! O
但還是要看設計者啦
8#
發表於 2007-12-16 19:42:58 | 只看該作者
一般類比電路的書籍(ex:Alan..)都會提到喔,大部分都是以OP當做例子,利用OP的規格去回推MOS的SIZE喔.
7#
發表於 2007-10-26 13:49:55 | 只看該作者
Sorry, I would say they are total mismatch!
6#
發表於 2007-9-21 19:50:54 | 只看該作者
比如W/L=12/60. 和这个20/30。match怎么看
5#
發表於 2007-9-20 16:46:12 | 只看該作者
一般在設計NMOS或PMOS,為了讓MOS在飽和區工作,以所需要的電流(Id),再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值,
  f. G; C- j/ w* \另外,如果是0.35um的製程,表示L最小可以到0.35um,但建議不要用到最小,因為如果製程不穩,L很可能會跑掉,而造成電路Function功能不正常。
4#
發表於 2007-9-19 17:04:53 | 只看該作者
L與W跟你的操作電流、頻率盛至跟溫度有關
0 w2 \# ?+ j( O. I一般L的不要抓到min值,L大一點可以避掉製程size的變異
$ M0 S$ @) \8 a9 n8 G% O適當的W/L比例控制去抓Veff值比較好
2#
發表於 2007-9-16 18:56:58 | 只看該作者
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 10:11 PM , Processed in 0.126016 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表