Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7690|回復: 7
打印 上一主題 下一主題

[問題求助] 如何計算DAC的settling time

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-4 22:17:04 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-10-9 13:37:00 | 只看該作者
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
3 Y4 x# x1 z4 L& M1 y( b假如是的話 就是下.tran下去看就可以了吧!
3#
發表於 2007-10-9 15:04:52 | 只看該作者
原帖由 monkeybad 於 2007-10-9 01:37 PM 發表
5 v5 k! e+ \& C) ~  ?+ Q3 {$ z請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?1 x2 n2 ], @9 Y% F/ |
假如是的話 就是下.tran下去看就可以了吧!

$ ~' p. ^- t5 G
* N; |, ?0 k$ t5 F同意以上的說法!/ l. m+ S( c% x! v! U- A3 y
但通常  settling time 我們會看最 worst case 的情況!
" r# Y9 b  \2 g& i8 f而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!

評分

參與人數 1 +3 收起 理由
monkeybad + 3 很受用!

查看全部評分

4#
 樓主| 發表於 2007-10-9 16:03:11 | 只看該作者
謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?
( U( R& R# p: y4 o9 k) y. E  x在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!

評分

參與人數 1Chipcoin +3 收起 理由
monkeybad + 3 有什麼問題大家一起討論啦

查看全部評分

5#
發表於 2007-10-9 20:11:40 | 只看該作者
不管是over-damped或是under-damped,! M' u" b4 h1 ~4 M
settling time是指從原本code的穩定電壓,
5 z- t8 {- F) N. g跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,# z' r" ?7 d& P
也就是說, settling time之後的時間,. b( x# c8 ~- p; n, A( h( v
輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.( i$ U* `! N/ M
如果輸出電壓還是會跳離這個範圍,
, N- _- e2 X4 Y- v1 Z+ x那就代表settling time還不到, 還要往後拉.
3 |* A. g  e) z: O. g  M9 m1 n% A# J& s2 k& |8 `
用一個簡單的電阻 (R) 加電容 (C) 電路來說,& ]; l# P% j. d2 z  j. T, M
如果Vref = 1v, 4-bit resolution,  P/ W: _8 r/ p/ `& g+ d
0.5LSB = 1v/2*2^4 = 0.031v,3 H, ?: i3 j- g6 D  C; o
如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v),
& d+ [# [, a: X7 C7 u1 q# A9 _輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)- ^9 E8 ]8 ~. H4 @2 Q9 I
t=0T => out=1v% P0 L. Y+ K# J  X! T. ^* e
t=1T => out=0.368v. U1 s3 o4 `6 f  G. _, Q
t=2T => out=0.135v
9 E% [0 W4 f8 d: |0 E# _' Z1 Kt=3T => out=0.050v& m7 g1 [6 p! |* r% F6 x& v8 L. }
t=3.5T => out=0.030v  w; E/ T) e: h6 J9 A
t=4T => out=0.018v2 @7 `5 k  x# t! J
所以settling time大概是3.5T.
( @* n8 Z$ q1 U% S5 U! j8 b# Z/ `" M! s( d1 Z5 U) H6 Z  d
就這樣簡單的電路, 有個簡單的公式可以使用:
- k' L/ E* z6 Bsettling time = T * (resolution + 1) / 1.4( V1 ]" `9 P9 P- x
以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T1 u9 ]4 P9 [" ^
n.n

評分

參與人數 1Chipcoin +3 收起 理由
monkeybad + 3 回答的很詳細!

查看全部評分

6#
發表於 2007-10-9 22:46:48 | 只看該作者
補充回答一下:9 ~. V- H7 S9 Y9 a$ p
所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況

評分

參與人數 1 +3 收起 理由
monkeybad + 3 很受用!

查看全部評分

7#
發表於 2007-10-16 20:16:51 | 只看該作者
thanks..很受用...................
8#
發表於 2012-12-13 16:31:14 | 只看該作者
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 08:42 PM , Processed in 0.117515 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表